Site Overlay

_全网络最完善的半导体封装技术分析

半导体制造的过程包括晶片连接、晶片探测/组装、晶片封装、测试(Test)和后期成品(fine)。

1666331282245903.jpg

半导体器件制作工艺分为前后工艺,晶片制造和测试称为前向工艺,芯片的包装、测试和成品保管称为后向工艺,前后通道通常在不同的工厂分别处理。

传导过程是从整个硅原板开始,经过多次重复的除膜氧化扩散等照相板和广角等工艺,制作晶体管、集成电路等半导体器件及电极等,开发材料的电子功能,实现必要的器件特性。

后道过程从用硅片劈开的一个芯片开始。通过雕刻、固定、接合连接、塑料填充、取出接线端子、印刷检查等工序完成零件、零件的包装,保证零件的可靠性,方便与外部电路的连接。

半导体制造工艺及工艺晶片制造

晶圆制造主要是在晶圆上制造电路及镶嵌电子元件(如晶体管、电容器、逻辑门等),是所需技术最复杂、资金投入最多的过程。以微处理器为例,所需的处理步骤可以达到数百个,所需的加工机器先进而昂贵。详细的处理程序随着产品种类和使用技术的变化而不断变化,但其基本处理步骤通常是晶圆经过适当的清洗后进行氧化和沉积处理,最后经过微影、刻蚀、离子移植等迭代阶段,最终完成晶圆的电路加工和制作。

晶片测试

晶片工艺后,表面会形成小格子,每个小格子都是芯片或冲模,即单独的集成电路。一般来说,在一个晶片上制作的晶片具有相同的规格,但也可以在同一个晶片上制作规格水平不同的晶片。晶片测试执行两项任务。首先,对每个芯片进行验收测试,检测每个芯片是否通过探测(Probe)合格,不合格芯片被标记为切割晶片时可以筛选不合格芯片。二是对每个芯片进行电气特性(例如功率等)检测和分组,并相应地进行区分标记。

芯片包装

首先,将切割的芯片用胶水附着到框架衬垫上。其次,使用超细金属线或导电树脂将芯片的接合焊盘连接到框架垫上的引脚上,将芯片连接到外部电路上,形成特定规格的集成电路芯片(BIN)。最后,将独立芯片封装在塑料外壳中,保护芯片组件不受外部损坏。塑料后,还需要执行一系列操作,如后硬化、筋、成形和电镀。

芯片测试

封装的芯片在成功通过烤机(Burn In)后需要进行深度测试,包括初始测试(Initial Test)和最终测试(Final Test)。最初的测试是将封装的芯片放在各种环境中测试电气特性(如工作速度、功耗、频率等),选择出故障的芯片,根据电气特性将正常工作的芯片划分为不同的水平。最后一次测试是在初始测试后对芯片进行级别间转换等操作。

成品入库

测试的芯片经过半成品仓库,经过激光磷化、工厂质量检查、成品包装等最终最终最终加工,最终入库。

包装的基本定义和内涵包装(packaging、PKG):主要在半导体制造的后期工程中进行。也就是说,使用膜技术和微连接技术将半导体元件和其他元件放置、固定和连接到框架或基板上、引导接线端子、通过塑料绝缘介质固定以形成整体本体结构的过程。

包装工程:包装和安装工程和基板技术的总和。半导体、电子部件的电子、物理功能转换为适用于机器或系统的形式,称为人类社会服务的科学技术统称为电子封装工程。

封装这个词用于电子工程的历史并不长。真空管时代,将电子管等安装在冠座上构成电路设备一般称为组装或组装,当时还没有封装的概念。晶体管、IC等半导体器件的出现改变了电子工程的历史。一方面,这些半导体器件小巧柔软。另一方面,其性能高,多功能,规格多。为了充分发挥其功能,需要加强、密封、扩展,以实现与外部电路的稳定电气连接,并受到有效的机械支撑、绝缘、信号传输等保护作用。“封装”的概念正是基于此。

封装的功能封装最基本的功能是保护电路芯片不受周围环境(包括物理和化学影响)的影响。因此,在早期微电子封装中,使用金属罐(Metal Can)作为外壳,通过与外界完全隔离和密封的方法保护脆弱的电子部件。但是,随着集成电路技术特别是芯片钝化层技术的不断改进,封装功能也逐渐边缘化。

一般来说,顾客需要的不是芯片,而是芯片和PKG组成的半导体部件。PKG是半导体器件的外边缘,是芯片和贴装基板之间的接口。因此,不管PKG的形态如何,封装最重要的功能应该是芯片电气特性的维持功能。

半导体封装主要具有保持电气特性、保护芯片、减轻应力和调整大小等四大功能,用于实现和保持与集成电路设备的连接,包括电气连接和物理连接。目前集成电路芯片上有越来越多的I/0线路,供电和信号传输通过封装连接到系统上。芯片的速度越来越快,功率也越来越大,芯片的冷却问题越来越严重。随着芯片钝化层质量的提高,保护电路功能的封装的重要性正在下降。

芯片电气特性保持功能

通过PKG的发展,满足持续发展的高性能、小型化、高频化等要求,确保功能性。

芯片保护功能

PKG的芯片保护功能非常直观,通过芯片表面保护和连接引线等方式,在电气或物理方面保护非常柔软的芯片不受外部损坏和外部环境的影响。保证可靠性。

应力松弛功能

由于热等外部环境的影响或芯片本身的发热等原因产生应力,PKG可以减轻应力,防止损坏,并确保可靠性。

调整大小配合(更改间距)功能

从芯片的细微引线间距调整到实装基板的大小间距,便于实装操作。例如,从子美光科技尺寸(目前小于0.13m)的芯片到10m单位的芯片电极凸点、100m单位的外部引线端子、最后到mm单位的室长基板,都是通过PKG完成的。这里PKG的作用是从小到大,从困难到容易,从复杂到简单的转换。这有助于降低运营成本和材料成本,提高生产率和可靠性。保证实用性或通用性。

封装范围微电子封装的三个阶段

一般来说,从FAB工厂制造的晶圆开始,电子封装可以根据制造时间顺序分为三个阶段。

v2-64df61c446ed3d9681a4393f0412565d_1440w.webp

微电子封装的三级一级封装

主要封装是使用封装外壳将芯片封装到单片机(SCM)和多芯片组件(MCM)中。半导体芯片和封装体的电气互连通常可以使用引线耦合(WB)、载体自动焊接(TAB)和翻转芯片(Flip Chip),在第一封装体中可以使用金属、陶瓷、塑料(聚合物)等封装材料。包装工艺设计必须考虑单片机或多芯片之间的电缆连接、与PCB螺距的匹配以及封装冷却等因素。

辅助程序包

二级封装是印刷电路板的封装和组装,将一级封装的部件组装到印刷电路板(PCB)中,包括电路板封装设备和部件的互连(包括阻抗控制、连接的精细、低介电常数材料的应用)。除特殊要求外,此级别的包装通常不单独包装。某些产品,如计算机显卡、PCI数据采集卡等,属于这种级别的包装。如果这种级别的打包能够完成全部功能,则必须安装在同一个外壳中,例如Ni的USB数据采集卡、创新的外部USB声卡等。

第3级封装

第三阶段软件包是找到第二个软件包的组件作为同一个主板(插件接口、主板和组件的互连)。这种水平的包装密度高,功能可以组装得更完美,一般是立操立操技术。例如,PC的主机、NI公司的PXI数据采集系统、汽车的GPS导航都属于三级微电子封装产品。

微电子封装工程与电子基板

微电子封装是一项复杂的系统工程,涉及多种材料和工艺。可以按几何维度将电子包分解为简单的“点、线、面、主体、块、板”等。

电子板是半导体芯片封装的载体,具有电子元件的支撑,形成电子电路的基本板,根据其结构可分为普通基板、印刷电路板、模块基板等几类。其中PCB以现有的双板、多层板为基础,近年来又出现了一层(build-up)多层板。模块基板是指可以安装在新发展的PCB之上的以BGA、CSP、TAB、MCM为代表的封装基板(Package Substrate、PKG基板)。从小芯片、电子部件、电路系统、电子设备整个机器,都离不开电子基板。近年来,高密度多层基板在电子版中所占的比例越来越大。

几乎所有与微电子封装相关的方面都与基板或基板相关。电子封装工程涉及的四项基本技术:薄膜技术、微互连技术、基板技术、密封和封装技术中,基板技术处于核心和核心位置。随着新的高密度封装形式的出现,电子封装的诸多功能,如电气连接、物理保护、应力缓解、热防潮、尺寸转换、规范化、标准化等,逐渐部分或全部由封装基板承担。

微电子封装的范围从半导体芯片到整个机器,电子设备生产包括六个阶段,即组装的六个阶段。从电子包装工程的角度来看,我们通常称之为一级零级包装。级别2是级别1包。3级是辅助包。级别4、5和6是级别3包。

电子封装项目的6级1级(裸芯片)

是专门指半导体集成电路元件(IC芯片)的封装。半导体制造商制造的芯片分为两类。一个是一系列标准芯片,另一个是针对系统用户的特殊需求的专用芯片。也就是说,未封装的原始芯片(电极制作、引线连接等在硅芯片上进行)。

2级(封装芯片是集成块)

分为单片机包装和多芯片包装两大类。前者是封装单个原始芯片,后者是将多个原始芯片安装在多层基板(陶瓷或有机)上,用密封包装构成MCM。

第3级(板或卡)

表示构成板或卡的装配过程。在多层基板(如PCB板)上安装多个完成层2的单片机封装和MCM。基板周围有用于与主板和其他主板或卡进行电气连接的插头端子。

第4层(单元格成员)

通过连接器终端在称为主板的大型PCB板上安装多个完成第3层主板或卡,以构成设备部件。

级别5(帧)

将多个单元配置为电缆连接或电缆连接的(框)框架。

级别6(总装、整机或系统)

并排排列多个货架,货架和货架通过电缆连接或电缆连接,形成大型电子设备或电子系统。

封装基板和封装等级

从硅片制作开始,微电子封装可以分为0、1、2、3、4个等级,包括上述6个等级,封装基板(PKG基板或Substrate)技术现在包括1、2、3个等级和2至5个等级的4个阶段。

封装基板主要研究前三级半导体封装(1、2、3级封装),0级封装暂时与封装基板无关。因此,封装基板通常在第三级封装中使用1级封装中使用的基板材料、主板(或主板)、刚刮过的结合板等。

封装基板和3级封装0级封装

裸芯片电极的制作、引线的连接等都是在硅芯片上完成的,暂时与基板无关。(阿尔伯特爱因斯坦,美国作家)。

第一包

以0级封装封装的单片机或多芯片以封装基板(普通基板、多层基板、HDI基板)上的封装构成集成电路模块(或组件)。芯片安装在各种基板(或中介板)上的方式。

辅助程序包

二级封装集成电路(IC元件或IC块)以封装基板(通用基板、多层基板、HDI基板)的封装形式构成电路板或卡。各种贴装方法(二级包装或一级二级包装)。接下来的DIP、PGA属于DIP封印,GFP、BGA、CSP等属于SMT室长形式,它们都是辅助封装。

第3级封装

三阶段软件包包括四、五、六个阶段。完成第3层的主板或卡通过连接器终端安装在称为主板(或主板)的大型PCB板上,构成单元组件(这一层也是安装方法之一)。或者,将多个设备做成框架,通过电缆连接(PCB划痕)或电缆连接单元和单元。或者,将多个机架并排放置,通过电缆连接(PCB)或电缆连接,构成大型电子设备或系统(这两层称为安装)。

作为现有集成电路(IC)封装的主要生产过程,IC的封装过程可分为切硅片、粘贴晶片、接合金线、塑料、激光印刷、弯曲肌腱、检查检查等阶段。

v2-7c2c855d2f15dfb882634d9e86c53704_1440w.webp

传统半导体封装的7种工艺晶片切割

首先要用薄膜将芯片固定在支架环上,使芯片在切割时固定,然后根据现有的细胞形式将晶圆切割成小颗粒,切割时用离子水冷却切割的温度,本身就是防静电的。

粘贴晶片

粘贴晶片的目的是将被切割的晶片颗粒用银药膏粘在引线框架的晶片上,用胶水将被切割的晶片粘在引线框架的中间焊接板上。通常,环氧(或聚酰亚胺)用作填充物,以提高胶粘剂的导热系数。

金线结合在一起

金线粘接的目的是用非常细的金线连接晶圆的粘接压力点,连接到引线框架的内销上,将晶圆的电路连接到销上。将常用金线的一端烧成小球,然后将球连接到第一个焊点。然后按照设定的程序拉出金线,并将金线接合到第二个钎焊上。

塑料

将完成引线接合的芯片和引线框架放置在模具孔中,然后注入塑料化合物环氧树脂,用于包裹水晶园和引线框架的金线。这是为了保护晶片元件和金线。塑料过程分为加热注射成型、成型两个阶段。塑料塑料的目的主要是保护组件不受损坏。防止气体氧化的内部芯片;保证产品使用的安全和稳定性。

激光打印

激光打印是用激光光线在塑料表面上打印徽标和数字。包括制造商的信息、部件代码、包装日期、识别和可跟踪性。

割筋弯曲

分离原来连接的引线框架外部销,使其弯曲成设计的形状,但不破坏环氧树脂密封状态,防止销扭曲变形,使切割的产品安装在枪管或托盘上,便于运输。

检查

检查产品外观是否符合设计及标准。典型的测试项目包括打印的文字清晰、准确、针脚平整性、共面排、针脚之间的脚距离、塑料是否损坏、电气性能和其他功能测试。

半导体封装技术芯片封装的本质:

传统芯片封装通常是指用于放置集成电路芯片的封装外壳,可以包括将晶片切片和各种类型的芯片管支架和封装材料制成不同形式的封装的过程。从物理角度来看,为集成电路芯片提供稳定的放置环境,保护芯片不受外部恶劣条件(如灰尘、水蒸气)的影响是基本作用。在电气层面,芯片封装也是芯片与外部电路交互信息的链接,需要在芯片和外部电路之间建立低噪声、短延迟信号电路。

但是,不管封装技术如何发展,芯片封装技术都将晶片片上的针脚连接到引线框架和封装外壳或封装基板上的针脚上,形成芯片。包装的本质是避免外部消极因素对芯片内部电路的影响,同时将芯片连接到外部电路。当然,芯片也是为了便于使用和运输。

芯片封装技术越来越先进,管角间距越来越小,针脚密度越来越高,芯片封装对温度变化的耐受能力越来越好,可靠性越来越高。另一个重要指标是看芯片和封装面积的比例。

另外,封装技术的主要问题之一是芯片占用面积,即芯片占用的印刷电路板(PCB)的面积。早期DIP封装,目前主流CSP封装,芯片与封装面积之比为1:1.14,非常接近1:1。先进的MCM-SiP封装,从平面堆叠到垂直堆叠,如果芯片与封装面积相同,则性能将进一步提高。

各种普通包装盒

v2-87f5fe0fd53509a245b6b65e234162c4_1440w.webp

封装盘柜内部

0b829c1548bcedb353c71a3ca70b46a1.jpeg

包装技术过程开发过程:

v2-51011304ca220c5d136bf6bc1a158e0f_1440w.webp

半导体封装技术的发展历史可分为三个阶段。

第一阶段(20世纪70年代以前)

基于通孔塞封装的典型封装形式包括第一个金属原型(TO型)封装和未来陶瓷双列直插封装(CDIP)、陶瓷-玻璃双列直插封装(Cer DIP)、塑料双列直插封装(PDIP)。其中,PDIP由于性能高、成本低、适合大规模生产,成为了现阶段的主流产品。

第二阶段(20世纪80年代以后)

从通孔插入包到表面安装包的转换是从平面两侧引线类型包到平面四引线类型包的开发。表面安装技术被称为电子封装领域的革命,取得了迅猛的发展。因此,适合表面安装技术的封装形式得到了快速发展,如塑料引线芯片片(PLCC)、塑料四面引线平坦封装(PQFP)、塑料小型机封装(PSOP)和无引线四面平坦封装(PQFN)。其中PQFP由于密度大、引线螺距小、成本低、适合表面安装,成为了这个时期的主导产品。

第三阶段(20世纪90年代以后)

半导体的发展进入了超大型半导体时代,特征大小达到0.18-0.25米,半导体封装需要以更高的密度和更快的速度发展。因此,半导体封装的引线方式从平面四面引线类型发展到平面球栅格图案封装,引线技术从金属引线发展到微焊接球方向。

在这种背景下,焊接球阵列封装(BGA)发展迅速,成为主流产品。根据封装基板,BGA可分为塑料焊口阵列封装(PBGA)、陶瓷焊口阵列封装(CBGA)、载体焊口阵列封装(TBGA)、散热器焊口阵列封装(EBGA)和倒装芯片焊口阵列封装(FC-BGA)

为了适应手机、笔记本电脑等便携式电子产品的小、轻、薄、低成本等需求,以BGA为基础开发了CSP (Chip-Step Package)。CSP包括引线框架CSP、柔性插入板CSP、刚性插入板CSP、校园级CSP等多种形式,目前正处于快速发展阶段。

同时,多芯片组件(MCM)和系统封装(SiP)也在蓬勃发展,这可能会导致电子封装的下一次革命性变化。根据基板材料的不同,MCM可分为多层陶瓷基板MCM(MCM-C)、多层薄膜基板MCM(MCM-D)、多层印刷板MCM(MCM-L)、厚薄膜混合板MCM(MCM-C/D)等SiP是为了提高半导体功能和密度而发展起来的,以满足整个系统小型化的需要。SiP使用完善的组装和互连技术,将CMOS电路、GaAs电路、SiGe电路或光电设备、MEMS部件、电阻、容量、电感等各种集成电路合并到一个包中,实现整个系统功能。

目前半导体封装处于第三阶段的成熟期和快速增长期,开始以BGA/CSP等主要封装形式进入规模化生产阶段。另一方面,以SiP和MCM为主要发展方向的第四次技术变革正处于孕育阶段。

半导体封装材料半导体元件的密封或封装可以分为气密性封装和树脂封装,气密性封装可以分为金属封装、陶瓷封装和玻璃封装。密封和封装的目的是与外部温度、湿度、氛围等环境隔离,不仅具有保护和电气绝缘作用,还具有外部热和应力缓解作用。一般来说,机密包装可靠性高,但价格也高。树脂包装目前由于包装技术和材料的改进而占据绝对优势,但在一些特殊领域(军工、航空、航天、航海等),机密包装是必不可少的。

按包装材料可分为金属包装、陶瓷包装(C)、塑料包装(P)。采用前两种封装的半导体产品主要用于航空、航空和军事领域,塑料封装的半导体产品在民用领域得到广泛应用。目前,树脂包装占世界集成电路封装市场的98%,半导体器件的97%以上为树脂封装,在消费者电路及器件领域基本占据树脂封装统一天下,90%以上的塑料材料为环氧树脂塑料材料和环氧液体填充材料。

v2-8aa07b752c2549df569bf01ee99e454d_1440w.webp

芯片电气(0级封装)互连:

在一级封装中,重要的一步是制造芯片和封装(电气互连过程,一般称为芯片互连技术或芯片组装)。为了强调其重要性,一些教科书也把它列为0级套餐。也就是说,将芯片的衬垫或凸点连接到封装体上,通常是用金属连接引线框架。)在微电子封装中,半导体器件的失效是由芯片互连引起的,包括芯片互连中引线的短路和开路等,因此芯片互连对器件的可靠性至关重要。

v2-b72d4012c8f9d08d25c6e7180731ecbd_1440w.webp

典型的芯片电气互连有三种方法:引线连接、皮带自动焊接和翻转焊接。

一般来说,TAB和FC比互连的电气性能好,但需要额外的设备。因此,对于I/O数量较少的芯片,TAB和FC成本较高,在3D软件包中,由于芯片堆栈,所有堆叠的芯片都不能倒插在软件包中,只能通过WB与软件包进行互连。因此,到目前为止,WB作为芯片互连的主流技术,在芯片电气互连中占有非常重要的地位。

芯片电气互连(0级封装)的三种方法引线组合(WB)

引线连接(WB)是最简单的芯片电气互连技术,用细线一次连接芯片焊盘和相应封装的焊接盘,根据电气连接方式,属于有线连接。

皮带自动焊接(选项卡)

皮带自动焊接(TAB)是一种将IC安装在柔性金属聚合物皮带上并相互连接的IC装配技术。载波带内引线与IC相结合,外部引线与普通封装或PCB相结合,整个过程自动完成,因此效率很高。根据电气连接,这是一种无线连接方法。

翻转芯片(FC)

翻转芯片(FC)是指集成电路芯片的活动面向下连接到载体或基板。芯片和基板之间的相互连接是通过芯片的凸结构和基板的结合材料实现的。这样,机器互连和电气互连都可以实现。另外,为了提高互连的可靠性,在芯片和基板之间添加底部填充物。对于高密度芯片来说,倒装焊接在成本或性能上具有强大的优势,是芯片电气互连的发展趋势。根据电气连接,这是一种无线连接方法。

半导体封装的典型封装过程简介根据封装针脚的放置方法、芯片与PCB板的连接方法和开发时间顺序,半导体封装可以分为PTH封装和SMT封装。(Surface-Mount-Technology)是PTH包(Pin-Through-Hole)和SMT包(Surface-Mount-Technology)

插销技术(PTH):

插脚插入包,顾名思义,在芯片和目标板连接过程中使用了插入方式,古代和经典DIP包属于这种封装形式。(阿尔伯特爱因斯坦、Northern Exposure、插脚插入包、插脚插入包早期集成电路中,芯片集成不高,芯片操作所需的输入/输出插脚数较少,因此使用了这种封装形式。DIP包有两种衍生包形式:SiP和ZIP。SIP和ZIP只是为了适应其他应用领域,对封装壳针排和形状进行了一些改进。

PTH封装图

b3e7d4c32e3cc28a7ee35c20cb5c0984.jpeg

表面安装封装(SMT):

PTH封装在机械连接强度方面的优势毋庸置疑,但同时也会带来一些负面效应。PTH封装中使用的通孔占PCB板的有效布线区域很多,因此目前主流PCB板设计中使用的表面补丁封装较多。

曲面修补软件包有多种类型,常用的软件包格式如下:

小型塑料晶体管(SOT)

小型铅包(SOP)

四方平整无引线封装(QFN)

TSSOP(瘦小型链路Outline Package)

方形平坦封装(QFP)

方形平坦针脚封装(QFN)

从SOT到QFN,芯片封装外壳支持的针脚数增加,芯片封装外壳的管道角度间距越来越小。

2d295577ae7b58a9315854cd19dfa850.jpeg

表面补片封装方法的优点是芯片封装的尺寸大大下降,芯片封装的针脚密度大大提高,如果PTH封装和针脚数相同,则表面补片封装的封装尺寸比PTH封装小得多。表面补丁软件包只占用PCB板表面布线空间,在使用多层布线过程时,软件包所占用的有效布线面积将大大减少,从而大大提高PCB板布线密度和利用率。

BGA:

随着芯片集成程度的提高,为了在芯片上实现更复杂的功能,芯片所需的输入/输出针脚数也进一步增加,针脚数增加,芯片封装尺寸减小的微电子封装提出了一种新的封装形式:BGA封装。

v2-9b378a4984eadce6bfd1d111f34de5d8_1440w.webp

BGA封装的底部根据矩阵制作针脚。针脚形状是球形的,在封装外壳的前面组装芯片,在某些情况下,将BGA芯片和球形针脚放置在基板的同一侧。BGA封装是大规模集成电路的典型封装形式。根据封装外壳基板材料的不同,BGA封装可分为塑料BGA、陶瓷BGA和载体BGA三类。

BGA软件包具有以下共同特征:

芯片封装效率低。

通过提高设备针脚数与封装外壳大小的比率来减少基板面积。

销共面相对较好,减少了销共面损坏导致的焊接不良。

BGA销不存在焊料值球罗销变形问题。

BGA封装针脚短,输入/输出信号链路明显缩短,从而降低了针脚长度引起的电阻/容量/电感效应,提高了封装外壳的寄生参数。

BGA球栅阵列与PCB板接触点多,接触面积大,有助于芯片冷却,BGA封装有助于提高封装的封装密度。

BGA封装使用矩阵形式的针脚排列,与传统的补丁封装相比,可以在相同的针脚数下使BGA封装的封装尺寸变小,还可以节省PCB板的布线面积。

芯片级(CSP)封装技术CSP定义

根据J-STD-012标准,CSP是指不超过原始芯片1.2倍的高级封装形式。一般认为,CSP技术是在现有芯片封装技术(特别是成熟的BGA封装技术)的技术改进过程中,通过将各种封装尺寸进一步小型化而产生的封装技术。

CSP技术使超大型集成电路在高性能、高可靠性的前提下,以最低的成本使封装尺寸最接近裸芯片尺寸。与QFP包相比,CSP包的大小小于QFP包的十分之一,针脚间距为0.5毫米。与BGA软件包相比,CSP软件包的大小约为BGA软件包的三分之一。

当封装尺寸固定时,为了进一步增加针脚数,必须减少针脚间距。受现有工艺支配,不同封装形式有工艺限制。BGA封装矩阵值球最多可达1000个,但CSP封装可以支持2000多个针脚。

CSP的主要结构包括内芯芯片、互连层、焊接球(或凸台、焊接柱)、保护层等,芯片和封装壳在互连层上实现机械连接和电气连接。其中互连层是CSP的关键组件,通过自动或引线结合、翻转芯片等实现芯片和焊接球之间的内部连接。

目前有多种符合CSP定义的软件包结构格式,其特征如下:

CSP的芯片面积与封装面积的比率与1: 1的理想状态非常相似。绝对大小为32mm2,相当于BGA的三分之一和TSOP的六分之一。换句话说,CSP可以将内存容量增加3至6倍。

测试结果显示,CSP占芯片工作热量的88.4%为PCB,热阻为35/W-1,TSOP占总热量的71.3%,热阻为40/W-1。

CSP使用的中心球形引脚格式可以有效地缩短信号的传导距离,减少信号衰减,提高芯片的抗干扰、抗噪声性能,访问时间比BGA减少15% ~ 20%,完全适应DDRII、DRDRAM等超高频内存芯片的实际需要。

CSP可以轻松地制作1000多个信号针脚,还可以封装最复杂的内存芯片。如果针脚数量相同,CSP组装起来比BGA容易得多。CSP还方便全面老化、筛选、测试、操作和修饰,从而获得真正的KGD(Known GoodDie已知的合格芯片)芯片。

2526f691a561ce607f5871fd93f15834.jpeg

5c29395677ebf73d6ff914d2716d55c7.jpeg

CSP包格式主要包括以下分类芯片级包的主要类型:

弹性基板CSP

顾名思义,使用柔性材料制作芯片载体基座,在塑料薄膜上制作金属线,然后连接芯片。柔性基座CSP产品、芯片垫和底座垫之间的连接方式可以有翻转连接、攻丝连接、引线连接等多种方式,不同的连接方式包装略有不同。

硬质基板CSP

芯片封装载体基板由多层电路板制成,基板材料可以是陶瓷或层压树脂板。

引线框架CSP

技术是由日本的Fujitsu首先开发的,使用与现有软件包类似的引线框架完成CSP软件包。引线框架CSP技术使用的引线框架与现有的包引线框架不同。该技术使用的引线框架尺寸略小,厚度略薄。

微成型CSP

这是日本三菱电机公司提议的CSP封装格式。芯片针脚通过金属导体连接到外部焊接球,在整个封装过程中不需要额外的引线框架,封装中的芯片和焊接球连接线短,信号质量好。

晶圆级CSP

芯片尺度(ChipScale)开发的。其技术特点是直接使用晶片工艺完成芯片包装。与其他类型的CSP相比,晶圆级CSP上的所有进程都使用相同的进程完成,进程稳定。基于这些优点,晶圆级CSP封装有望成为未来CSP封装的主流方式。

高级程序包堆栈程序包

堆栈封装技术通过将两个或多个芯片(芯片核心、种子核心)、封装设备或电路卡进行机电组装,在有限的空间内将内存容量翻倍,或实现电子设计功能,解决了空间、互连限制的问题。

堆栈包分为两种主要类型:通过芯片层流程的高密度设计和制造成本相对较高的定制堆栈和标准商用堆栈。后者使用板堆叠、灵活的电路连接器连接、封装后堆叠、芯片堆叠封装等,比使用单片机封装设备的内存模块平均高出15%至20%。可以看出,芯片堆叠封装的成本效益最高,一个封装内有2 ~ 5层芯片堆叠,封装面积不变,可以有效利用立体空间,提高存储容量。主要用于DRAM、闪存和SRAM。另外,堆叠TSOP可分别节省50%或77%的电路板级面积。

v2-730bdf39d5ccef9ddd0d24238a0596e5_1440w.webp

芯片堆栈包强调,主要用于堆栈的基本“元素”是晶片片。

多芯片封装、堆栈芯片大小封装、超薄堆栈芯片大小封装等都属于芯片堆栈封装范畴。芯片堆叠封装技术的优点是,使用变薄的晶片切片会降低封装高度。

堆栈包有两种表示形式:PoP堆栈(PoP)和PiP堆栈(Package on Package stacking,PiP)。

PoP堆栈将整个单芯片或堆栈芯片堆叠在其他整个单芯片或堆栈芯片上,使用经过全面测试和封装的芯片。其优点是,参与堆栈的基本“元素”是成品芯片,因此理论上可以堆栈满足堆栈要求的所有芯片。

PiP堆栈使用经过简单测试的内部堆栈模块和基本程序集包作为基本堆栈模块,但由于内部堆栈模块和基本程序集包的产量低,PiP堆栈成品产量下降。然而,PiP的好处也很明显。也就是说,可以在堆栈中使用焊接工艺来实现堆栈连接,成本较低。

PoP封装的外形规格比PiP封装高,但可以在组装前单独全面测试每个部件,因此封装后的成品良品率很好。

在堆叠封装技术中,封装成品体积最小的应该是3D封装技术。

3D封装可以在更小、更薄的封装盒中封装更多芯片。结构特定的3D封装可分为芯片堆叠封装和封装堆叠封装。

晶片层级封装(WLP)WLP的优点:

晶圆级封装(WLP)是封装过程的大部分过程都在晶圆上运行,晶圆级封装(WLP)的需求不仅要满足对更小封装尺寸和高度的要求,还要满足简化供应链、降低整体成本和提高整体性能的要求。

晶片级封装提供了一种技术,使面向翻转芯片(PCB)的翻转芯片中的核心面向印刷电路板(PCB),从而实现最短的电气路径。另外,保证更快的速度和降低成本是晶片级封装的另一个推动力。

零件可以使用批量封装,一次全部封装整个晶圆。因为所有工序都是使用口罩工序的加成和相减阶段,所以封装在指定芯片上的部件的成本不会随着每个芯片上的裸片数量而变化。

WLP技术有两种类型:

一般来说,WLP技术有两种类型:扇入和扇出晶片级封装。

现有的粉丝WLP在晶片没有被切割的时候就已经形成了。裸体雕刻中最终包装零件的2D平面尺寸与芯片本身相同。零件完全封装后,可以实现元件的单一化分离。因此,作为风扇的WLP是独特的封装形式,具有真实裸大小的明显特征。具有收敛设计的WLP通常用于低输入/输出(I/O)数(通常小于400)和小原始碎片大小的过程。

另一方面,随着包装技术的发展,扇出WLP逐渐出现。扇出WLP最初用于将独立的原始碎片重新组装或重组到晶片工艺中,在此基础上,通过大量处理、配置和金属化结构(如传统的扇入WLP后端处理)形成最终包。

扇出WLP可根据流程分为芯片先位(Die First)、芯片后位(Die Last)、芯片先位(Die Last)。简单来说,芯片先放置,然后有线(RDL),芯片后位先布线,测试合格的设备,然后放芯片,芯片后EWLB是典型芯片的先发制人的扇出工艺,张全科技明星和金鹏的扇出,安(Amkor)的葡萄牙工厂都采用的芯片先发制人的例子。(阿尔伯特爱因斯坦,Northern Exposure,艺术)TSMC的INFO也是芯片上最好的粉丝输出产品。安义和ASE也有成熟芯片背后的扇出工艺。

v2-4fca7371b2ec0a1d48b293037545da41_1440w.webp

v2-025b8b6eb11968affed4f407bec970b1_1440w.webp

在电子设备的发展史上,WLP封装技术的普及产生了许多新产品。

例如,WLP的使用使摩托罗拉能够推出RAZR手机,这也是上市时最薄的手机。最新型号的iphone采用了50多个WLP,智能手机是WLP发展的最大动力。

随着金线价格的上涨,一些公司正在考虑将WLP作为低成本替代方案,而不是引线结合包,特别是针脚数高的部件。近年来,WLP也广泛应用于图像传感器应用。目前,硅通孔(TSV)技术已集成到封装图像传感器的WLP解决方案中。其他更新的封装技术也在逐渐发展,并与现有的WLP技术(如三维(3D)集成技术)集成。

2.5D/3D高级封装集成过程新兴的2.5D和3D技术有望扩展到翻转芯片和晶片级封装过程。利用硅中介层(Interposers)和硅通孔(TSV)技术,可以垂直堆叠多个芯片。TSV堆叠技术可在不增加IC平面大小的情况下将更多功能融合到IC中,使您能够在不增加平面大小的情况下将更多功能封装到IC中。硅中介层用于通过集成电路的一些主要途径减少更快的输入和输出。因此,使用先进封装技术封装的应用处理器和内存芯片比使用传统技术封装的芯片快约30%或40%,比使用传统技术封装的芯片快2至3倍,最多可节省40%以上的电力。

2.5D和3D技术的复杂性以及生产这些芯片的IC制造商(Fab)和外包包包/测试商的经济性意味着IDM和代工厂仍需处理前端任务,外包包包/测试供应商最适合处理后端流程,如曝露、凸起、外包包/测试供应商的流程和生产主要依靠内部插件的制造,这是一个对技术要求低的成本敏感的流程。

三维封装可以更有效地利用硅,提高“硅效率”。硅效率是堆栈的总基底面积与占地面积之比。因此,3D技术与其他2D封装技术相比,硅效率超过100%。在延迟的情况下,应该通过缩短互连长度来减少互连相关的寄生容量和电感,从而减少信号传播延迟。在3D技术中,电子元件彼此接近,延迟减少。同样,3D技术在降低噪音和降低功耗方面缩短了互连长度,从而减少了相关寄生效应,从而实现了向性能提高的转变,并大大降低了成本。此外,3D技术可让3D装置以更高的频率执行,同时降低耗电量,3D装置的寄生效果、大小和噪音减少可提高每秒转换速度,进而提高整体系统效能。

3D集成技术是2010年以后重点关注和广泛使用的封装技术,使用3D设备而不是单片机封装,可以显着减少大小和重量。这些减少量的大小部分取决于垂直互连密度、可访问性、热特性等。据报道,与传统包装相比,使用3D技术的话,大小和重量会减少40 ~ 50倍。

例如,与离散和平面包装(MCM)之间的体积和重量相比,德克萨斯仪器(TI)的3D裸包装可以减少5 ~ 6倍的体积,而在个别包装技术中可以减少10 ~ 20倍。另外,与MCM技术相比重量减少了2 ~ 13倍,与分立元件相比重量减少了3 ~ 19倍。另外,封装技术的主要问题之一是芯片占用面积,即芯片占用的印刷电路板(PCB)的面积。MCM的情况下,芯片占用面积减少了20%-90%,这主要是因为裸使用。

系统级封装SiP技术SiP是半导体封装领域最先进的新型封装技术,将一个或多个IC芯片和无源部件集成到一个封装中,综合了现有核心资源和半导体生产工艺的优点。SiP是为了提高半导体功能和密度而发展起来的,以满足整个系统小型化的需要。SiP使用完善的组装和互连技术,将CMOS电路、GaAs电路、SiGe电路或光电设备、MEMS部件和各种集成电路(如电阻、容量、电感等)集成到一个包中。

自20世纪60年代以来,集成电路的封装形式经历了双列直插、周边扁平封装、焊接球阵列封装和晶片级封装、芯片尺寸封装等阶段。随着小型化、轻量化、高性能、多功能、高可靠性、低成本电子产品的整体发展趋势,单片机的晶体管数量不再是主要课题,必须开发更先进的封装,以满足产品轻量化、轻薄化、短化、小化和与系统集成的需求。这使得芯片在独立系统(芯片或模块)内的功能得到充分实现。这种背景是SiP近年来集成电路研发amp也就是说,它正在成为d机构和半导体制造商的重点研究对象。SiP作为一种新的集成方法和封装技术,满足了当今电子产品更轻、更小、更薄的开发要求,在微电子领域具有广阔的应用市场和发展前景。

SiP/SoP近年来消费电子产品,特别是移动通信电子产品迅速发展,以3D高密度系统级封装(3D SiP、系统封装/SoP、系统封装)为高性能国际半导体技术路线(ITRS),SiP/SoP为摩尔(More than Moore)SiP在结构方向上可分为两种基本形式。一种是多芯片平面阵列的二维封装结构(2D SiP),另一种是芯片垂直重叠的三维封装/集成结构(3D SiP)。

v2-b7b484462a073f8e0577ecaf5c1a5b8d_1440w.webp

在2DSiP结构中,芯片瓷砖水平安装在基板上,不受芯片大小的限制,工艺相对简单成熟。但是相应地,包装面积大,包装效率低。3DSiP是实现高包装效率、最大限度地发挥SiP的技术优势以及系统集成的最有效技术方法。实际上,包括封装堆叠(PoP)、芯片堆叠(CoC)、硅通孔(TSV)、嵌入式基板(TSV)等多种高级封装技术。3DSiP的基本概念是将微处理器、存储器、模拟电路、电源转换模块、光电等多种可能的功能集成到一个系统中。此外,冷却通道等部件也可以集成到包中,以最大限度地反映SiP的技术优势。

系统级封装技术可以解决我们目前遇到的很多问题,产品设计的小型化、功能丰富化、产品可靠性等优点也越来越突出。尤其是提高生产率和大幅降低生产成本变得更加重要。当然,困难也存在。系统级软件包的实现需要每个节点的所有技术,而不是特定的技术。包装企业需要充分的包装技术积累和可靠的包装平台支持,如高密度模块技术、晶片级包装技术等。

多芯片组件(MCM)多芯片组件(MCM)是系统级封装,是电子封装技术层面的重大突破。MCM是指在一个封装中通过基板相互连接,包含构成整个系统封装形式的两个或多个芯片。它还为组件的所有芯片提供信号互连、I/O管理、热量控制、机械支持和环境保护条件。根据使用的多层布线基板的类型,MCM可分为叠层多芯片组件(MCM-L)、陶瓷多芯片组件(MCM-C)、累积多芯片组件(MCM-D)、混合多芯片组件(MCMC/D)等。

多芯片封装技术是由于芯片功能太复杂而产生的R & ampd可以在一定程度上减少压力。因为多芯片解决方案可以使用完全独立的成熟芯片构建系统,所以从成本或技术角度来看,单片机解决方案的开发比多芯片解决方案困难得多。现阶段产品发展趋势是小型便携式产品,如果产品外部尺寸缩小,芯片的可用布线空间将被压缩,从而迫使封装技术改善封装尺寸,以适应更小的产品。

_全网络最完善的半导体封装技术分析

发表回复

您的电子邮箱地址不会被公开。 必填项已用*标注